AMD CTO nói chuyện về Chiplet: Kỷ nguyên của đồng niêm phong quang điện đang đến

Giám đốc điều hành công ty chip AMD cho biết các bộ xử lý AMD trong tương lai có thể được trang bị bộ tăng tốc dành riêng cho từng miền và thậm chí một số bộ tăng tốc được tạo ra bởi bên thứ ba.

Phó chủ tịch cấp cao Sam Naffziger đã nói chuyện với Giám đốc công nghệ AMD Mark Papermaster trong một video phát hành hôm thứ Tư, nhấn mạnh tầm quan trọng của việc tiêu chuẩn hóa chip nhỏ.

“Các bộ tăng tốc dành riêng cho miền, đó là cách tốt nhất để đạt được hiệu suất tốt nhất trên mỗi đô la trên mỗi watt.Vì vậy, nó thực sự cần thiết cho sự tiến bộ.Bạn không đủ khả năng để tạo ra những sản phẩm cụ thể cho từng khu vực, vì vậy những gì chúng tôi có thể làm là có một hệ sinh thái chip nhỏ – về cơ bản là một thư viện”, Naffziger giải thích.

Anh ấy đang đề cập đến Universal Chiplet Interconnect Express (UCIe), một tiêu chuẩn mở cho giao tiếp Chiplet đã có từ khi được thành lập vào đầu năm 2022. Nó cũng đã nhận được sự ủng hộ rộng rãi từ các công ty lớn trong ngành như AMD, Arm, Intel và Nvidia. như nhiều thương hiệu nhỏ khác.

Kể từ khi ra mắt thế hệ bộ xử lý Ryzen và Epyc đầu tiên vào năm 2017, AMD đã đi đầu trong kiến ​​trúc chip nhỏ.Kể từ đó, thư viện chip nhỏ của House of Zen đã phát triển để bao gồm nhiều chip điện toán, I/O và đồ họa, kết hợp và gói gọn chúng trong bộ xử lý tiêu dùng và trung tâm dữ liệu.

Bạn có thể tìm thấy một ví dụ về phương pháp này trong APU Instinct MI300A của AMD, ra mắt vào tháng 12 năm 2023, được đóng gói với 13 chip nhỏ riêng lẻ (bốn chip I/O, sáu chip GPU và ba chip CPU) và tám ngăn xếp bộ nhớ HBM3.

Naffziger cho biết trong tương lai, các tiêu chuẩn như UCIe có thể cho phép các chip nhỏ do bên thứ ba chế tạo tìm đường vào các gói AMD.Ông đề cập đến kết nối quang tử silicon – một công nghệ có thể giảm bớt tắc nghẽn băng thông – vì có khả năng đưa chip nhỏ của bên thứ ba vào các sản phẩm của AMD.

Naffziger tin rằng nếu không có kết nối chip năng lượng thấp thì công nghệ này sẽ không khả thi.

Ông giải thích: “Lý do bạn chọn kết nối quang là vì bạn muốn có băng thông lớn.Vì vậy, bạn cần năng lượng thấp trên mỗi bit để đạt được điều đó và một con chip nhỏ trong gói là cách để có được giao diện năng lượng thấp nhất.”Anh ấy nói thêm rằng anh ấy nghĩ rằng sự chuyển đổi sang quang học đóng gói đồng bộ đang “sắp diễn ra”.

Để đạt được mục tiêu đó, một số công ty khởi nghiệp về quang tử silicon đã tung ra các sản phẩm có thể làm được điều đó.Ví dụ, Ayar Labs đã phát triển một chip quang tử tương thích UCIe được tích hợp vào bộ tăng tốc phân tích đồ họa nguyên mẫu mà Intel chế tạo vào năm ngoái.

Liệu các chip nhỏ của bên thứ ba (quang tử hay các công nghệ khác) có tìm được đường vào các sản phẩm của AMD hay không vẫn còn phải xem.Như chúng tôi đã báo cáo trước đây, tiêu chuẩn hóa chỉ là một trong nhiều thách thức cần phải vượt qua để cho phép các chip đa chip không đồng nhất.Chúng tôi đã yêu cầu AMD cung cấp thêm thông tin về chiến lược chip nhỏ của họ và sẽ cho bạn biết nếu chúng tôi nhận được bất kỳ phản hồi nào.

AMD trước đây đã cung cấp chip nhỏ của mình cho các nhà sản xuất chip đối thủ.Thành phần Kaby Lake-G của Intel được giới thiệu vào năm 2017, sử dụng lõi thế hệ thứ 8 của Chipzilla cùng với RX Vega Gpus của AMD.Phần này gần đây đã xuất hiện trở lại trên bo mạch NAS của Topton.